DERWENT-ACC-NO:

2000-248879

**DERWENT-WEEK:** 

200023

COPYRIGHT 2007 DERWENT INFORMATION LTD

TITLE:

Thin film transistor for active matrix liquid crystal

display panel, involves forming gate electrode on channel

layer, with source-drain areas on its either sides

PATENT-ASSIGNEE: FUJITSU LTD[FUIT]

PRIORITY-DATA: 1998JP-0202099 (July 16, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES MAIN-IPC

JP <u>2000031493</u> A January 28, 2000 N/A 009 H01L 029/786

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-DATE

JP2000031493A N/A 1998JP-0202099 July 16, 1998

INT-CL (IPC): H01L021/336, H01L029/786

ABSTRACTED-PUB-NO: JP2000031493A

BASIC-ABSTRACT:

NOVELTY - A semiconductor layer is formed on a glass substrate (10), which is etched to form a channel layer (14) with a taper edge cross section. A gate electrode (18) is formed across the channel layer and the source-drain areas (22) are formed on either sides of the gate electrode. DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for the manufacturing method of thin film transistor.

USE - Used as switching element for pixels of active matrix liquid crystal display panel.

ADVANTAGE - Ensures favorable drain current-gate voltage characteristics. Satisfactory step coverage of gate insulating film can be performed, as the

edge cross section of channel layer is tapering. Prevents leak current flowing in the edge near field region of channel layer. DESCRIPTION OF DRAWING(S) - The diagram shows the manufacturing method of thin film transistor. (10) Glass substrate; (14) Channel layer; (18) Gate electrode; (22) Source area.

CHOSEN-DRAWING: Dwg.1/9

TITLE-TERMS: THIN FILM TRANSISTOR ACTIVE MATRIX LIQUID CRYSTAL DISPLAY PANEL

FORMING GATE ELECTRODE CHANNEL LAYER SOURCE DRAIN AREA SIDE

DERWENT-CLASS: L03 U12 U14

CPI-CODES: L03-G05A; L04-C11C; L04-E01;

EPI-CODES: U12-B03A; U14-H01A; U14-K01A2B;

**SECONDARY-ACC-NO:** 

CPI Secondary Accession Numbers: C2000-075556 Non-CPI Secondary Accession Numbers: N2000-186442

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開2000-31493

(P2000-31493A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.CL.

識別記号

FΙ

テーマコート\*(参考)

H01L 29/786

21/336

H01L 29/78

618C

617J

627C

審定論。 木蘭水 蘭水頂の数4 OL (全 9 頁)

(21)出願番号

特額平10-202099

(22)出願日

平成10年7月16日(1998.7.16)

(71)出願人 000005223

宫士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 堀 哲郎

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 大堀 達也

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100087479


弁理士 北野 好人


## (54) 【発明の名称】 薄膜トランジスタ及びその製造方法

#### (57)【要約】

【課題】 良好なドレイン電流ーゲート電圧特性を有する薄膜トランジスタ及びその製造方法を提供する。 【解決手段】 下地基板10上に形成され、端部の断面のテーパ角が10°~45°であるチャネル層14と、下地基板10上及びチャネル層14上に形成され、チャネル層14に交差するゲート電極18と、ゲート電極18の両側のチャネル層14に形成されたソース/ドレイン領域22とを有している。

# 本発明の一実施形態による実験トランジスタを示す新面図





to…ガラス基板 i2…シリコン保化膜 i4…チャネル番 16…ゲート悪機数 i3…ゲート電極 yo…最低性質 20-ソース/ドレイン領域 72:-円級京領域 20:-再級度領域 14:-研究施設課 21:-フタクトホール 23:-ソス/ドレイン電話

#### 【特許請求の範囲】

【請求項1】 下地基板上に形成され、端部の断面のテ ーパ角が10°~45°であるチャネル層と、

前記下地基板上及び前記チャネル層上に形成され、前記 チャネル層に交差するゲート電極と、

前記ゲート電極の両側の前記チャネル層に形成されたソ ース/ドレイン領域とを有することを特徴とする薄膜ト ランジスタ。

【請求項2】 下地基板上に半導体層を形成する半導体 層形成工程と、

前記半導体層をエッチングし、前記半導体層より成り、 チング工程と、

前記下地基板上及び前記チャネル層上に、前記チャネル 層に交差するゲート電極を形成するゲート電極形成工程 とを有することを特徴とする薄膜トランジスタの製造方 法。

【請求項3】 請求項2記載の薄膜トランジスタの製造 方法において、

前記エッチング工程では、前記チャネル層の端部の断面 20 のテーパ角が10°~45°となるように前記半導体層 をエッチングすることを特徴とする薄膜トランジスタの 製造方法。

【請求項4】 請求項2又は3記載の薄膜トランジスタ の製造方法において、

前記エッチング工程では、CF4ガス及びO2ガス、又は C12ガス及びO2ガスをエッチングガスとして前記半導 体層をエッチングすることを特徴とする薄膜トランジス タの製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ 及びその製造方法に係り、特に良好なドレイン電流ーゲ ート電圧特性を有する薄膜トランジスタ及びその製造方 法に関する。

[0002]

【従来の技術】薄膜トランジスタ(TFT、Thin Film Transistor)は、省電力、省スペース、応答速度の速 さ、表示の美しさ等の理由から、アクティブマトリクス 型の液晶表示パネルの画素用のスイッチング素子として 40 ることができる。 広く用いられている。従来の薄膜トランジスタについ て、図7を用いて説明する。図7は、従来の薄膜トラン ジスタを示す断面図である。 図7 (a) は従来の薄膜ト ランジスタのチャネル層の延在方向に沿った断面図であ り、図7(b)は従来の薄膜トランジスタのゲート電極 の延在方向に沿った断面図である。

【0003】図7 (a) に示すように、ガラス基板11 0上にはシリコン酸化膜112が形成されており、シリ コン酸化膜112上にはチャネル層114が形成されて いる。チャネル層114上にはゲート絶縁膜116が形 50 レージを良好にすることができ、また、端部に加わるダ

成されており、ゲート絶縁膜116上にはゲート電極1 18が形成されている。チャネル層114にはゲート電 極118に自己整合で低濃度領域122aが形成されて おり、ゲート絶縁膜116に自己整合で高濃度領域12 2bが形成されており、低濃度領域122aと高濃度領 域122bとによりソース/ドレイン領域122が構成 されている。

【0004】そして全面に、層間絶縁膜124が形成さ れている。層間絶縁膜124には、層間絶縁膜124表 10 面から高濃度領域122bに達するコンタクトホール1 26が形成されており、ソース/ドレイン電極128が |整部に高面がテーバ状であるチャネル層を形成するエットで、コンタクトホール上2c~ 計して高濃度領域122しに 接続されている。

[0005]

【発明が解決しようとする課題】しかしながら、上記の ような従来の薄膜トランジスタでは、オフ領域において 良好なドレイン電流IDーゲート電圧VG特性が得られな かった。即ち、図8に示すように、オフ領域のドレイン 電流Ioが不安定であり、ゲート電圧Voが低くなるに伴 ってドレイン電流 Inが増加してしまっていた。

【0006】本発明の目的は、良好なドレイン電流ーゲ ート電圧特性を有する薄膜トランジスタ及びその製造方 法を提供することにある。

[0007]

【課題を解決するための手段】上記目的は、下地基板上 に形成され、端部の断面のテーパ角が10°~45°で あるチャネル層と、前記下地基板上及び前記チャネル層 上に形成され、前記チャネル層に交差するゲート電極 と、前記ゲート電極の両側の前記チャネル層に形成され 30 たソース/ドレイン領域とを有することを特徴とする薄 膜トランジスタにより達成される。これにより、チャネ ル層の端部の断面がテーバ状に形成されているので、ゲ ート絶縁膜のステップカバレージを良好にすることがで き、また、端部に加わるダメージを抑制するようにチャ ネル層がエッチングされているので、チャネル層の端部 近傍領域においてリーク電流が多く流れてしまうのを抑 制することができる。チャネル層の端部近傍領域におい てリーク電流が生じてしまうのを抑制することができる ので、良好なドレイン電流 In-ゲート電圧Vc特性を得

【0008】また、上記目的は、下地基板上に半導体層 を形成する半導体層形成工程と、前記半導体層をエッチ ングし、前記半導体層より成り、端部の断面がテーパ状 であるチャネル層を形成するエッチング工程と、前記下 地基板上及び前記チャネル層上に、前記チャネル層に交 差するゲート電極を形成するゲート電極形成工程とを有 することを特徴とする薄膜トランジスタの製造方法によ り達成される。これにより、チャネル層の端部の断面を テーパ状に形成するので、ゲート絶録膜のステップカバ メージを抑制するようにチャネル層をエッチングすることができる。従って、チャネル層の端部近傍領域においてリーク電流が多く流れてしまうのを防止することができ、良好なドレイン電流Ioーゲート電圧VG特性を有する薄膜トランジスタを製造することができる。

【0009】また、上記の薄膜トランジスタの製造方法において、前記エッチング工程では、前記チャネル層の端部の断面のテーパ角が10°~45°となるように前記半導体層をエッチングすることが望ましい。また、上記の薄膜トランジスタの製造方法において、前記エッチ 10ング工程では、CF4ガス及びO2ガス、又はC12ガスでびび3.ガスをエッチングガスとして前記半導体層をエッチングすることが望ましい。

#### [0010]

【発明の実施の形態】本願発明者らは、薄膜トランジスタのオフ領域において良好なドレイン電流 Inーゲート電圧V6特性が得られない原因を分析すべく、従来の薄膜トランジスタのOBIC (Optical Beam Induced Current spectroscopy) 電流分布を測定した。

【0011】OBIC電流分布とは、レーザ光を供試体に照射することにより供試体に流れているキャリア、即ち電子・正孔を励起し、励起されたキャリアを検出することにより得られる電流分布である。検出すべきしきい値を予め設定しておけば、しきい値以上の電流が流れている領域の分布を観測することができる。従って、OBIC電流分布から、供試体において電流が多く流れている領域、即ち、強い電界が加わっている領域を観測することができる。

【0012】図9は、従来の薄膜トランジスタのOBIC電流分布を示す概念図であって、紙面上側のソース電 30 極128の電位Vsを0V、紙面下側のドレイン電極128の電位Vsを+5Vとし、ゲート電極118の電位 Vgを-5Vとした場合のOBIC電流分布を示したものである。図9は、nチャネル型の薄膜トランジスタを 例として示したものであり、OBIC電流が観測された 領域、即ちしきい値以上の電流が流れている領域が黒く 塗りつぶすことにより示されている。

【0013】図9に示すように、従来の薄膜トランジスタでは、チャネル層114の端部近傍領域においてOBIC電流が観測された。即ち、チャネル層114の端部 40近傍領域においてリーク電流が多く流れている。チャネル層114の端部近傍領域においてリーク電流が多く流れているのは、図7(b)に示すように、チャネル層114上に形成されたゲート絶縁膜116のカバレージが良好でないため、また、チャネル層114を形成する際に用いる異方性の高いエッチングによりチャネル層114の端部近傍領域にダメージが加わるためと考えられる。ダメージを受けたチャネル層114の端部近傍領域では欠陥が生じているため、ドナーが活性化しにくい。従って、ダメージを受けているチャネル層114の端部

近傍領域では、ダメージを受けていない領域に比べて強い電界が加わることとなる。

【0014】本発明は上記検討に鑑みて為されたもので あって、ゲート絶縁膜のステップカバレージを良好なも のとし、また、チャネル層を形成する際にチャネル層の 端部近傍領域にダメージが加わるのを抑制することに主 な特徴があるものである。本発明の一実施形態による薄 膜トランジスタ及びその製造方法を図1乃至図6を用い て説明する。図1は、本実施形態による薄膜トランジス タを示す断面図である。図1(a)は薄膜トランジスタ のチャネル層の延在方向に沿った断面図であり、図1 (も)は薄膜トランジステのゲート電極の延在方向に沿 った断面図である。図2は、本実施形態による薄膜トラ ンジスタのOBIC電流分布を示す概念図である。図3 は、本実施形態による薄膜トランジスタのドレイン電流 In-ゲート電圧VG特性を示すグラフである。図4乃至 図6は、本実施形態による薄膜トランジスタの製造方法 を示す工程断面図である。

【0015】(薄膜トランジスタ)図1に示すように、ガラス基板10上には、膜厚200nmのシリコン酸化膜12が形成されており、シリコン酸化膜12上には、膜厚50nmの多結晶シリコン膜より成り、端部の断面がテーバ状であるチャネル層14が形成されている。チャネル層14上には、膜厚120nmのシリコン酸化膜より成るゲート絶縁膜16が形成されている。

【0016】本実施形態による薄膜トランジスタは、チャネル層14の端部の断面がテーパ状に形成されていることに主な特徴があるものであって、チャネル層14の端部の断面がテーパ状に形成されているため、図1

(b) に示すように、良好なステップカバレージでゲート絶縁膜16が形成されている。チャネル層14の端部の断面のテーパ角は、ゲート絶縁膜16のステップカバレージを良好なものにすることができるよう例えば10°~45°に適宜設定されており、より望ましくは15°~30°に設定されている。

【0017】ゲート絶縁膜16が良好なステップカバレージで形成されているので、チャネル層14の端部近傍 領域においてリーク電流が多く流れてしまうのを抑制することができ、これにより良好なドレイン電流 Ipーゲート電圧VG特性を得ることができる。ゲート絶縁膜16上にはゲート電極18が形成されており、ゲート電極18の表面には陽極酸化膜20が形成されている。

【0018】チャネル層14には、陽極酸化膜20が形成されたゲート電極18に自己整合で低濃度領域22aが形成されており、ゲート絶縁膜16に自己整合で高濃度領域22bが形成されており、低濃度領域22aと高濃度領域22bとによりソース/ドレイン領域22が構成されている。更に全面に、層間絶縁膜24が形成されている。層間絶縁膜24には、層間絶縁膜24表面から高濃度領域22bに達するコンタクトホール26が形成

20

されており、ソース/ドレイン電極28がコンタクトホ ール26を介して高濃度領域26bに接続されている。 【0019】(電気的特性)上記のような薄膜トランジ スタの電気的特性について、図2及び図3を用いて説明 する。図2は本実施形態による薄膜トランジスタのOB IC電流分布を示す概念図である。図3は、本実施形態 による薄膜トランジスタのドレイン電流 Inーゲート電 圧VG特性を示すグラフである。

【0020】本実施形態による薄膜トランジスタのOB IC電流分布を測定したところ、図2のような測定結果 10 が得られた。図2は、紙面上側のソース電極28の電位 - Vs 全 C v 、 芸面下側のドレイン電極 2 8 の電位 Vo を + 🦠 🖯 5Vとし、ゲート電極18の電位Vgを-5Vとした場 合のOBIC電流分布を示したものである。図2は、n チャネル型の薄膜トランジスタを例として示したもので あり、OBIC電流が観測された領域、即ち、しきい値 以上の電流が流れている領域が黒く塗りつぶすことによ り示される。

【0021】図2に示すように、本実施形態による薄膜 トランジスタでは、OBIC電流は観測されなかった。 従来の薄膜トランジスタでは、図9に示すようなOBI C電流分布が観測され、リーク電流はチャネル層114 の端部近傍領域において多く流れていたが、本実施形態 による薄膜トランジスタでは、予め設定したしきい値以 上のリーク電流は流れていず、OBIC電流は観測され なかった。即ち、本実施形態の薄膜トランジスタでは、 チャネル層14の端部近傍領域においてリーク電流が多 く流れてしまうのが抑制されている。

【0022】このような本実施形態による薄膜トランジ スタのドレイン電流 In ーゲート電圧 Vg 特性を測定した 30 ところ、図3に示すようなドレイン電流 Inーゲート電 圧VG特性が得られた。即ち、本実施形態による薄膜ト ランジスタでは、図3に示すように、ゲート電圧Vcが 低くなってもドレイン電流 Inが増加してしまうことは なく、ドレイン電流 Inはほぼ一定値に安定している。 従来の薄膜トランジスタでは、図8に示すように、ゲー ト電圧Vgが低くなるに伴いドレイン電流Igが増加して しまったが、本実施形態による薄膜トランジスタでは、 ゲート電圧Vgが低くなってもドレイン電流Ipは増加し ない。本実施形態による薄膜トランジスタのドレイン電 40 流 Ioが安定しているのは、チャネル層 14の端部近傍 領域においてリーク電流が多く流れてしまうことが抑制 されるためと考えられる。

【0023】このように、本実施形態によれば、チャネ ル層の端部の断面がテーバ状に形成されているので、ゲ ート絶縁膜のステップカバレージを良好にすることがで き、これにより、チャネル層の端部近傍領域においてリ 一ク電流が多く流れてしまうのを抑制することができ る。チャネル層の端部近傍領域においてリーク電流が生 じてしまうのを抑制することができるので、本実施形態 50 パ角は、後工程でチャネル層14上に形成されるゲート

によれば、良好なドレイン電流Ioーゲート電圧Vo特性 を得ることができる。

【0024】 (薄膜トランジスタの製造方法) 次に、本 実施形態による薄膜トランジスタの製造方法を図4乃至 図6を用いて説明する。図4乃至図6において、左側は 薄膜トランジスタのチャネル層の延在方向に沿った断面 図であり、右側は薄膜トランジスタのゲート電極の延在 方向に沿った断面図である。

【0025】まず、ガラス基板10上に、プラズマCV D (Plasma enhanced Chemical Vapor Deposition, 7 ラズマ化学気相成長) 法により膜厚200 n mのシリコ ン酸化膜12を形成する。次に、フリコン酸化膜12上 に、プラズマCVD法により、膜厚50nmの多結晶シ リコン膜より成るチャネル層14を形成する(図4 (a)参照)。

【0026】次に、チャネル層14をパターニングする ためのフォトレジストマスク30を、フォトリソグラフ ィ技術により形成する(図4(b)参照)。次に、フォ トレジストマスク30をマスクとして、ドライエッチン グによりチャネル層14をエッチングする(図4(c) 参照)。この際、異方性の低い条件でエッチングを行 う。異方性の低い条件でエッチングを行うことにより、 フォトレジストマスク30やシリコン酸化膜12をもエ ッチングしながらチャネル層14がエッチングされ、チ ャネル層14の端部の断面がかなりなだらかなテーパ状 に形成される。

【0027】エッチングガスとしては、CF4ガスとO2 ガスを用いることができる。エッチング条件は、例え ば、CF4ガスの流量を50sccm、O2ガスの流量を 33sccmとし、エッチング室内の圧力を4Pa、パ ワーを1kWとすればよい。O2ガスの流量を増やすほ どフォトレジストマスク30がエッチングされやすくな るので、O2ガスの流量を調整することによりチャネル 層14の端部の断面のテーパ角を適宜設定することがで きる。

【0028】なお、エッチングガスはCF4ガス及びO2 ガスに限定されるものではなく、CF4ガスの代わり に、例えばC 12ガス等を用いてもよい。エッチングガ スとして例えばC12ガス及びO2ガスを用いる場合に は、例えば、Cl2ガスの流量は180sccm、O2ガ スの流量は20sccmとすればよい。また、チャネル 層14をエッチングする際のエッチング条件は上記に限 定されるものではなく、チャネル層14の端部の断面を テーパ状にすることができ、チャネル層14の端部近傍 領域へのダメージを抑制することができるならば適宜設 定することができ、例えば、エッチング室内の圧力を4 ~13Pa、パワーを800W~1kWの範囲で設定し てもよい。

【0029】また、チャネル層14の端部の断面のテー

絶縁膜16のステップカバレージを良好にすることができるように適宜設定すればよく、例えば10°~45°に設定することができる。但し、チャネル層14の端部の断面のテーパ角を極端に小さく設定するのはデバイス設計上困難であり、また、テーパ角を大きくするほどゲート絶縁膜16のステップカバレージが悪くなるので、15°~30°程度に設定することが望ましい。

【0030】なお、上記のような条件、即ち異方性の低い条件でチャネル層14をエッチングするので、チャネル層14の端部近傍領域に加わるダメージを抑制することができる。次に、全面に、プラズマCVD法により、

は厚120mmのシリコツ酸に設より成るゲート絶縁膜
16を形成する。チャネル層14の端部の断面がテーパ状に形成されているので、ゲート絶縁膜16のステップカバレージを良好にすることができる(図4(d)参照)。

【0031】次に、全面に、スパッタ法により膜厚300nmのアルミニウム膜を形成する。次に、フォトリソグラフィ技術により、アルミニウム膜をパターニングすることによりゲート電極18を形成する。ゲート電極18の幅は、例えば4μmとすることができる。

【0032】次に、陽極酸化法により、ゲート電極18の表面に膜厚120nmの陽極酸化膜20を形成する。陽極酸化膜20は、後工程での熱処理等によりゲート電極18の表面にヒロック等が生じてしまうのを防止するためのものである(図5(a)参照)。次に、フォトリソグラフィ技術により、ゲート絶縁膜16をパターニングする。パターニングには、ドライエッチングを用いることができる。ゲート絶縁膜16の幅は例えば6μm、即ち、図5(b)の紙面左側の図において、ゲート電極3018の幅よりも左右に1μmずつ広くなるように形成すればよい。エッチングガスとしては、例えばCHF3を用いることができる。エッチング条件は、例えば、ガス流量を200sccmとし、エッチング室内の圧力を3Pa、パワーを1.4kWとすればよい(図5(b)参照)。

【0033】次に、イオン注入法により、陽極酸化膜2 0が形成されたゲート電極18に自己整合で不純物イオ ンを注入し、この後、熱処理を行うことにより低濃度領域22aを形成する。加速電圧は例えば70keV、ド 40 ーズ量は例えば1.0×10<sup>14</sup>ion/cm²とすれば よい。不純物としては、例えばPを用いることができる。

【0034】次に、イオン注入法により、ゲート絶縁膜 16に自己整合で不純物イオンを高濃度に導入し、この 後、熱処理を行うことにより高濃度領域22bを形成す る。加速電圧は例えば10keV、ドーズ量は例えば 1.5×10<sup>15</sup>ion/cm²とすればよい。不純物と しては、例えばPを用いることができる。こうして、低 濃度領域22aと高濃度領域22bとよりソース/ドレ 50 イン領域22が構成されることとなる(図5(c)参照)。

【0035】次に、全面に、プラズマCVD法により、 膜厚40nmのシリコン酸化膜、膜厚370nmのシリ コン窒化膜を順次形成し、シリコン酸化膜とシリコン窒 化膜より成る層間絶縁膜24を形成する(図5(d)参 照)。次に、フォトリソグラフィ技術により層間絶縁膜 24をエッチングし、これによりソース/ドレイン領域 22の高濃度領域22bに達するコンタクトホール26 と、ゲート電極18表面の陽極酸化膜20に達する開口 部(図示せず)とを形成する。層間絶縁膜24のシリコ ン窒化膜をエッテングする際には、OPLガス及びじょガト スをエッチングガスとしたドライエッチングを用い、C F4ガスの流量は50sccm、O2ガスの流量は33s ccmとし、エッチング室内の圧力は4Pa、パワーは 1kWとすればよい。また、層間絶縁膜24のシリコン 酸化膜をエッチングする際には、ウエットエッチングを 用いることができ、エッチング液としては酢酸を含む緩 衝フッ酸溶液、又は緩衝フッ酸溶液を用い、エッチング 時間は例えば15秒とすればよい。

【0036】次に、開口部(図示せず)内に露出するゲート電極18表面の陽極酸化膜20を、ウエットエッチングによりエッチングする。エッチング液としては例えばクロムを含むリン酸系溶液を用いることができ、エッチング液の温度は例えば65℃、エッチング時間は例えば4分とすればよい。こうして、層間絶縁膜24に、ゲート電極18に達するコンタクトホール(図示せず)が形成されることとなる。

【0037】次に、全面に、スパッタ法により、膜厚100nmのチタン膜、膜厚200nmのアルミニウム膜、及び膜厚100nmのチタン膜を順次形成することにより、これらの膜より成る積層膜を形成する。次に、フォトリソグラフィ技術により積層膜を形成する。次に、フォトリソグラフィ技術により積層膜をパターニングし、コンタクトホール26を介してソース/ドレイン配線28、及びコンタクトホール(図示せず)を介してゲート電極18に接続されるゲート配線(図示せず)を形成する。エッチングガスとしてはBC13ガス及びC12ガスを用いることができる。エッチング条件としては、例えば、BC13ガスの流量を90sccm、C12ガスの流量を60sccm、エッチング室内の圧力を10Pa、パワーを1kWとすることができる(図6参照)。

【0038】このようにして本実施形態による薄膜トランジスタを製造することができる。このように、本実施形態によれば、異方性が低い条件でチャネル層をエッチングするため、チャネル層の端部の断面をテーパ状に形成することができ、これによりゲート絶縁膜のステップカバレージを良好にすることができる。また、異方性の低い条件でチャネル層をエッチングするため、エッチングによるチャネル層の端部近傍領域へのダメージを小さ

る。 【図4】本発明の一実施形態による薄膜トランジスタの 製造方法を示す工程断面図(その1)である。 【図5】本発明の一実施形態による薄膜トランジスタの

製造方法を示す工程断面図 (その2)である。 【図6】本発明の一実施形態による薄膜トランジスタの 製造方法を示す工程断面図(その3)である。

10

【図7】従来の薄膜トランジスタを示す断面図である。 【図8】従来の薄膜トランジスタのドレイン電流 In-

【図9】 従来の薄膜トランジスタのOBIC電流分布を - 一示す概念図である。

#### 【符号の説明】

10…ガラス基板

12…シリコン酸化膜

14…チャネル層

16…ゲート絶縁膜

18…ゲート電極 20…陽極酸化膜

22…ソース/ドレイン領域

22a…低濃度領域

22b…高濃度領域

24…層間絶縁膜

26…コンタクトホール

28…ソース/ドレイン電極

30…フォトレジストマスク

110…ガラス基板

112…シリコン酸化膜

114…チャネル層

30 116…ゲート絶縁膜

118…ゲート電極

122…ソース/ドレイン領域

122a…低濃度領域

122b…高濃度領域

124…層間絶縁膜

126…コンタクトホール

128…ソース/ドレイン電極

レイン電流Inーゲート電圧Vg特件を有する薄膜トラン ジスタを製造することができる。 【0039】[変形実施形態]本発明は上記実施形態に 限らず種々の変形が可能である。例えば、上記実施形態 では、LDD構造を有する薄膜トランジスタを例に説明 10 ゲート電圧VG特性を示すグラフである。 したが、LDD構造を有する薄膜トランジスタに限定さ れるものではなく、LDB各造を有しない薄膜トランジ

【0040】また、上記実施形態では、薄膜トランジス タを例に説明したが、薄膜トランジスタのみならず、あ らゆる半導体装置に適用することが可能である。

### [0041]

スタにも適用することができる。

【発明の効果】以上の通り、本発明によれば、チャネル 層の端部の断面がテーパ状に形成されているので、ゲー ト絶縁膜のステップカバレージを良好にすることができ 20 る。また、異方性の低い条件で半導体層をエッチングし てチャネル層を形成するため、エッチングによるチャネ ル層の端部近傍領域へのダメージを小さくすることがで きる。ゲート絶縁膜のステップカバレージを良好にする ことができ、また、チャネル層の端部近傍領域へのダメ ージを小さくすることができるので、チャネル層の端部 近傍領域においてリーク電流が多く流れてしまうのを防 止することができ、これにより良好なドレイン電流 In ーゲート電圧Vg特性を有する薄膜トランジスタを提供 することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態による薄膜トランジスタを 示す断面図である。

【図2】本発明の一実施形態による薄膜トランジスタの OBIC電流分布を示す概念図である。

【図3】本発明の一実施形態による薄膜トランジスタの ドレイン電流Inーゲート電圧Vg特性を示すグラフであ

くすることができる。ゲート絶縁膜のステップカバレー

ジを良好にすることができ、また、チャネル層の端部近


傍領域へのダメージを小さくすることができるので、チ


ャネル層の端部近傍領域においてリーク電流が多く流れ

てしまうのを防止することができ、これにより良好なド

【図1】

本発明の一実施形態による薄膜トランジスタを 示す断面図






10…ガラス基板 12…シリコン酸化膜 14…チャネル層 16…ゲート電極 20…降極酸化膜 22…ソース/ドレイン領域 22m・任後庁領域 220・高後庁領域 24・帰司総督規 26・・コンクトホール 25・・・ソース/ドレイン電極


## 【図3】

#### 本発明の一実施形態による薄膜トランジスタの ドレイン電流ID-ゲート電圧VC特性を示すグラフ



## 【図2】


## 本発明の一実施形態による薄膜トランジスタの OBIC電流分布を示す概念図



14···チャネル層 18···ゲート電框 28···ソース/ドレイン電框

#### 【図6】


#### 本発明の一実施形態による薄膜トランジスタの 製造方法を示す工程断面図(その3)




26…コンタクトホール 28…ソース/ドレイン電極


【図4】


本発明の一実施形態による薄膜トランジスタの 製造方法を示す工程所面図(その1)





【図5】












18…ゲート電極 22…ソース/ドレイン領域 22b…高速度領域 20…俗極度化度 22…佐速度領域 24…層関発程度


【図8】


従来の薄膜トランジスタのドレイン電波 ID-ゲート電圧VG特性を示すグラフ



【図7】

#### 従来の薄膜トランジスタを示す断面図






110ーガラス基収 112ーシリコン酸化験 114ーチャネル優 116ーゲート発酵膜 118ーゲート電報 122a…任徳茂領域 122b…高遠左領域 124…番男施設裏 126…コンタクトホール 129…ソース/ドレイン電極

122…ソース/ドレイン個域

# 【図9】

## 従来の薄膜トランジスタのOBIC電流分布を示す概念図



114…チャネル暦 118…ゲート電振 128…ソース/ドレイン電板

## \* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the sectional view showing the thin film transistor by 1 operation gestalt of this invention.

[Drawing 2] It is the conceptual diagram showing the OBIC current distribution of the thin film transistor by 1 operation gestalt of this invention.

[Drawing 3] It is the graph which shows the drain current ID-gate voltage VG property of the thin film transistor by 1 operation gestalt of this invention.

[Drawing 4] It is the process sectional view (the 1) showing the manufacture approach of the thin film transistor by 1 operation gestalt of this invention.

[Drawing 5] It is the process sectional view (the 2) showing the manufacture approach of the thin film transistor by 1 operation gestalt of this invention.

[Drawing 6] It is the process sectional view (the 3) showing the manufacture approach of the thin film transistor by 1 operation gestalt of this invention.

[Drawing 7] It is the sectional view showing the conventional thin film transistor.

[Drawing 8] It is the graph which shows the drain current ID-gate voltage VG property of the conventional thin film transistor.

[Drawing 9] It is the conceptual diagram showing the OBIC current distribution of the conventional thin film transistor.

[Description of Notations]

- 10 -- Glass substrate
- 12 -- Silicon oxide
- 14 -- Channel layer
- 16 -- Gate dielectric film
- 18 -- Gate electrode
- 20 -- Oxide film on anode
- 22 -- The source / drain field
- 22a -- Low concentration field
- 22b -- High concentration field
- 24 -- Interlayer insulation film
- 26 -- Contact hole
- 28 -- The source / drain electrode
- 30 -- Photoresist mask
- 110 -- Glass substrate
- 112 -- Silicon oxide
- 114 -- Channel layer
- 116 -- Gate dielectric film
- 118 -- Gate electrode
- 122 -- The source / drain field

122a -- Low concentration field

122b -- High concentration field

124 -- Interlayer insulation film

126 -- Contact hole

128 -- The source / drain electrode

[Translation done.]